Chiplet提出的大背景是摩尔定律发展已经失效，就连英特尔公司CEO帕特・基辛格都已经承认，以现在的发展速度，晶体管数量接近每三年翻一番，实际上已经落后于摩尔定律的速度了。而Chiplet理念让芯片产业能够重耕此前的代工制程，通俗的理解就是，基于10nm工艺能够打造出7nm芯片的性能。

Chiplet让芯片设计呈现全新的特点，首先第一个就是IP芯片化。传统意义上，IP可以分为硬核、软件和固核，Chiplet则更像是一种硬核方案，这样一些IP就需要芯片公司自己设计生产了，或者不需要跟随处理器内核一起完成制造，最终芯片公司自己设计的产品、特殊功能的Chiplet被统一封装在一起。那么，这些IP实际上更像是一种小芯片，所以被称为IP芯片化。

一般而言，硬核是不可定制的，就是用于执行特殊的功能，比如一些DSA，专门面向特定的功能而设计，比如专门进行张量计算的TPU，或者各种加速器，以及网络接口IP等。当然，像模拟电路这种对制程不敏感的也可以用Chiplet。这样就让芯片设计主体部分达到最小化，从而提升设计效率，缩短上市周期。

虽然市场也有同构集成的Chiplet芯片，比如AMD公司的第一代服务器CPU Epyc，不过理论来说，最能发挥Chiplet效能的是异质、异构集成。异质就是指裸片基于不同材质和不同工艺制造而成，异构则是指不同功能、不同架构的新品巧妙地集成在一起。

所以说Chiplet更像是IP芯片化，因为软核和固核还有一定的定制属性，在芯片设计过程中还能够根据需求去做更改，Chiplet就很简单粗暴，直接拿过来封装就可以了，基本不具备再开发属性。

所以说，Chiplet会带来一些IP设计服务的变化，具有芯片设计能力的IP供应商可以根据芯片公司的需求将一些IP打造成Chiplet，达到硅片级别的IP复用。从这个层面来说，具有芯片设计能力或者经验的IP供应商会更有机会。
接口IP是Chiplet的大蓝海？

虽然市场上已经有Chiplet的成功案例，不过主要是大厂自己主导的，有很强的封闭性，因此Chiplet还需要解决一些问题，比如连接标准、封装检测、软件配合等。

虽然现在英特尔、AMD、ARM、高通、三星、台积电、日月光、Google Cloud、Meta和微软等公司联合推出了UCIe——Universal Chiplet Interconnect Express，Die-to-Die互联标准，不过到目前为止，已经成功商用的Die-to-Die互连接口协议多达十几种，要统一并不容易，比如串行接口及协议有LR、MR、VSR、XSR、USR、PCIe、NVLink；Cache一致性标准有CXL、CCIX、TileLink、OpenCAPI等。不过，如果要最大化发挥Chiplet的威力，统一的互联标准是不可或缺的。

目前Chiplet让产业界看到的一大潜能是接口IP的用量增加。从具体分类来看，接口IP分为有线接口IP和无线接口IP，有线接口IP包括USB、PCIe、DDR、SATA、D2D等；无线接口IP主要包括蓝牙、Zigbee、Thread等。由于Chiplet把芯片切分成不同的小芯片并互联，相较于CPU对外的方式，接口用量会大增，因此面积小、功耗低、高带宽的接口IP会是一个关键。据IPnest预测，2025年接口IP市占率有望超过CPU，成为排名第一的IP品类。

由于目前Chiplet主要和数据处理芯片挂钩，因此PCIe IP、DDR IP以及以太网/D2D的发展机会最大，这几类接口IP在2022年-2026年都将以超过27%的年复合增长率高速增长。