英特尔过去在半导体工艺领域比较保守，尤其是在台积电和三星发力购买EUV机器投入使用的时期，英特尔则还在忙于外部收购拓展业务和股票回购，而这些活动对于制造先进半导体工艺来说毫无益处，也致使其制造工艺与设备大幅落后于竞争对手。

在IDM 2.0计划公布后，一改过去相对保守的策略，英特尔在工艺节点的推进上可以说是激进的，四年五个节点的计划看起来并不现实，哪怕是英特尔CEO Pat Gelsinger自己也强调摩尔定律的周期已经放慢至三年。然而英特尔现在的行动是在赶自己落下的进度，在一系列砸钱建厂购买EUV机器的疯狂下，英特尔这个目标似乎又是完全可行的。

英特尔CEO Pat Gelsinger在去年底接受采访时表示，英特尔的18A工艺与台积电的N2不相上下，甚至凭借优秀的晶体管设计和功率传输特性，要略领先于台积电N2。不仅如此，英特尔可以提供更低封装成本的方案，英特尔也计划在18A工艺的协助下，再度跻身全球最顶尖的半导体工艺厂商。

要知道英特尔在20A和18A工艺节点上，用上了最先进的GAA以及背面供电技术，而反观台积电的N3系列节点，却只是台积电在N5工艺上的正常技术演进而已。要知道如今的先进工艺已经不再是一味地追求晶体管密度了，减少成本、提高良率以及散热性能，也是开发工艺的关键因素。

在把试产窗口提前半年后，英特尔的18A将会在今年上半年进入试生产的阶段，至于量产，如果进展顺利的话，则可能在年底实现，但从一般晶圆厂的工艺进程来看，预计18A还是有可能延后至2025年初开始量产。

台积电N3P保守打平18A，N2仍是劲敌

台积电对于既是客户又是竞争对手的英特尔，自然不可能这般轻易地让出第一的宝座。鉴于台积电的N3P工艺与英特尔的18A工艺计划同时期量产，所以经常被人拿出来做对比。根据Wiki Chip和Anandtech给出的晶体管密度和提升幅度，N3P的晶体管密度大概为224.2MTr/mm2，相当优秀。

在今年台积电的第四季度财报会议上，魏哲家再度表示，他们进一步核查了所有的规格以及晶体管技术等，可以确认英特尔的18A工艺与台积电的N3P工艺处于同一水平。魏哲家并没有明说其在什么技术指标上处于同一水平，我们也只好假设两者在晶体管密度或PPA在同一水平。

 

魏哲家指出虽然N3P与18A都是在明年下半年推出，台积电在技术成熟度上要更为领先一些，毕竟N3P只不过是N3工艺节点的改良版而已，台积电已经在N3上打磨了足够长的时间，而18A和20A可是英特尔首次尝试GAA和PowervVia背面供电。至于台积电的N2，他指出哪怕是没有运用背面供电的版本，也能在PPA上全面超越N3P和18A。

台积电董事长刘德音更是在魏哲家发言后补充，他认为魏哲家的描述还是太谦虚了，并再次确认台积电的N3P与英特尔的18A相差无几。与此同时，他也鼓励大家从另一个角度来看待两者之间的竞争关系。英特尔的18A极有可能是先在自己的产品上投入使用，而台积电干了这么多年的晶圆代工，大家都知道除非是产能紧缺，最新的工艺客户都能用上，也会根据客户的产品去优化他们的晶圆代工工艺。

这恰恰是英特尔的弱势所在，他们的工艺追赶和客户开发是几乎同步进行的，但台积电已经有了业界领先的口碑，与一众EDA/IP厂商成立了联盟，其设计与制造生态目前都要优于英特尔。

同时，英特尔的18A工艺仍在使用0.33NA的EUV机器，而台积电已经拥有了该规格机器的充分使用经验。在改善流程、良率和能效等经验上，台积电绝对要比英特尔更加老到。据传索尼日本的CIS晶圆厂良率始终无法提升，于是找到了台积电这个合作建厂的外援，台积电派了20位熊本晶圆厂的工程师去协助，仅一月时间就将良率从8成提高至9成左右。

英特尔的杀手锏或许还未公开

虽说看起来台积电还是占据了绝对优势，但英特尔或许也会在今年公开后续的杀手锏，也就是18A之后的工艺路线图。英特尔已经宣布将在2月底举办IFS Direct Connect活动，届时可能会公开未来的先进工艺规划，以及宣布达成合作的代工客户等。

至于英特尔后续可能的16A，14A工艺，势必会用到ASML的0.55NA EUV机器，要知道该信号目前尚未进入大规模量产期，而首批出货的机器中英特尔也买下了大半。所以在18A之后，英特尔势必会用上0.55NA的这批机器，且短期内生产规模可能高于台积电，由此来看，英特尔还是有后来居上的机会。

但台积电和英特尔也在时刻关注先进工艺开发带来的风险，过去无论是英特尔还是三星，都有过翻车的经历。而一旦翻车，调整优化工艺再追赶，就可能又得多花上一年的时间。而目前的英特尔还在积极开发客户，显然经受不起这样的失败。